در این پایان نامه ساختار جدیدی برای ترانزیستورهای SOI MOSFET مقیاس نانو ارائه شده است که اثرات کانال کوتاه و میدان الکتریکی را با موفقیت بهبود می دهد. در ساختار پیشنهاد شده دو ناحیه P+ در اکسید مدفون، یکی از آنها در زیر ناحیه سورس و دیگری در زیر کانال، در نظر گرفته شده است. همچنین یک ناحیه نوع N با غلظت ناخالصی کم داخل ناحیه درین در نظر گرفته شده است. با اعمال تغییرات ذکر شده در اکسید مدفون، اثرات کانال کوتاه مانند DIBL و نوسان زیرآستانه کاهش می یابند. دمای شبکه کاهش یافته و کنترل می گردد. جریان نشتی، اثر بدنه شناور و بهره ولتاژ در این ساختار در مقایسه با ساختار مرسوم بهبود می یابند. همچنین به دلیل به کار بردن ناحیه با ناخالصی کم، ماکزیمم میدان الکتریکی با موفقیت کاهش می یابد. ساختار پیشنهاد شده با اصلاحات ذکر شده، برای کاربردهای با دمای بالا و مقیاس پایین مناسب می باشد.
